Поліфазний інтерполятор
ПОЛІФАЗНИЙ ІНТЕРПОЛЯТОР, містить1цій цифровий фільтр і П блоків підвищення частоти дискретизації, виходи блоків і вихід блоків , відрізняється тим, що, з метою повппнення швидкодії пристрою, в нього введені п -1 блоків множення, п -1 суматорів і блок віднімання, причому інформаційний вхід інтерполятора з'єднаний з входом зменшуваного блоку віднімання, вхід віднімається якого підключений до виходу цифрового фільтра, а вихід - до входів перших співмножників блоків множення,в2сод другого співмножника i-го (, п -1) блоку множення з'єднаний з входом завдання i-го коефіцієнта інтерполяції інтерполятора, а вихід з'єднаний з першим входом (-го суматора, вихід якого підключений до (Л входу (i + l)ro блоку підвищення частоти дискретизації, вихід якого підключений до (i+1)-My виходу інтерполятора , вихід цифрового фільтра з'єднаний з іншими входами суматорів . 0 3 00
СПІЛКА РАДЯНСЬКИХ . СОЦІАЛІСТИЧНИХ
До ABTOPCHOMV СВІДЧЕННЯМ
ДЕРЖАВНИЙ КОМІТЕТ СРСР
ПО СПРАВАХ ВИНАХОДІВ І ВІДКРИТТІВ (21) 3689750/24-24 (22) 09.01.84 (46) 15.07.85. Бюл. N - 26 (72) В,. Тетерин (53) 681.32(088.8) (56) 1. Авторське свідоцтво СРСР
Р 783796, кл. G06F 15/353, 1978.
2. Кром'єр M.iÐàáèíåð К. Інтерполяція та децимація цифрових сигна- . лов. ТІІЕР, 1981, т. 66, У 3, с. 24, рис. 14 (прототип). (54)(57) ПОПІФАЗНИЙ HHTEPIIOJIHTOP, що містить-цифровий фільтр і П блоків підвищення частоти дискретизації (де п вЂ" число-фаз інтерполяції), причому інформаційний вхід інтерполятора підключений до входу цифровогофільтра, вихід якого з'єднаний з входом першого блоку підвищення частоти дискретизації, виходи блоків підвищення частоти дискретизації з'єднані з виходами інтерполятора, відключаючи тим, що, з метою підвищення швидкодії пристрою, в нього введені і -1 блоків множення, rl -1
4 суматорів і блок віднімання, причому інформаційний вхід інтерполятора з'єднаний з входом зменшуваного блоку віднімання, вхід віднімається якого. і -1) блоку множення з'єднаний із входом
\ завдання Винахід відноситься до автоматики та обчислювальної техніки