Лінійний дешифратор
Дешифратори.
Комбінаційні пристрої.
Комбінаційними пристроями називають такі у яких стан виходів у будь-який момент часу однозначно визначається станом входів. У цьому розділі розглянемо побудову та роботу наступних пристроїв: дешифратори, мультиплексори, суматори та арифметико-логічні пристрої.
За способом схемотехнічної реалізації дешифратори поділяються на: лінійні, матричні та пірамідальні.
Дешифратор комбінаційний пристрій з входами n і не більше ніж виходами, що забезпечує для кожного значення n-розрядного вхідного слова поява активного сигналу тільки на одному з виходів. Якщо кількість виходів дешифратора визначається співвідношенням , дешифратор називається повним. Якщо розряди вхідного слова позначимо , а виходи дешифратора - то стану виходів дешифратора описуються системою рівнянь:
Система рівнянь показує, що для отримання вихідних змінних дешифратора потрібно використовувати елементи “І”, у яких кількість входів визначається розрядністю вхідного слова, і кількість таких елементів має дорівнювати кількості рівнянь.
Розглянемо з прикладу побудова дешифратора для дворозрядного вхідного слова: n=2 і, отже, k=4. Рівняння дешифрації матимуть вигляд:
Рівняння дешифрації показують, що для побудови схеми дешифратора необхідно чотири елементи 2І.
На рис. 54 наведена схема дешифратора для дворозрядного вхідного слова та зображення такого дешифратора на електричних схемах пристроїв ЕОМ. При побудові схеми лівіше лінійки елементів 2І проведено чотири лінії, куди подаються самі вхідні змінні (розряди вхідного слова) та його інверсії, тобто. використовується парафазнеподання інформації. З'єднання входів елементів 2І з вхідними змінними проводиться відповідно до рівнянь дешифрації і відповідно виходи елементів, що є виходами дешифратора, одержують позначення (d0 - d3). У зв'язку з тим, що основою такого дешифратора є лінійка логічних елементів - лінійний дешифратор. Для зменшення кількості входів потрібно перейти до однофазного представлення вхідної інформації.
Мал. 54. Лінійний дешифратор.
Схемотехнічно це здійснюється встановленням інверторів між лініями прямих та інверсних значень вхідних змінних. Максимальний час затримки проходження сигналу через лінійний дешифратор. Зручно при побудові схеми дешифратора використовувати елементи І-НЕ, при цьому виходи дешифратора активні будуть низьким рівнем. Однак побудова лінійних дешифраторів обмежена максимальною кількістю входів елементів І. Обмеження можливості побудови лінійних дешифраторів призвело до необхідності пошуку інших схемотехнічних рішень для дешифраторів.