НОУ ІНТУІТ, Лекція, Організація та принципи роботи кеш-пам’яті

Організація внутрішньої кеш-пам'яті мікропроцесора

Внутрішня кеш - пам'ять у мікропроцесорі i486 реалізуєнаскрізний запис. Починаючи з МП Pentium використовуєтьсянаскрізнийабозворотний запис.

У зовнішній КП застосовується будь-який спосіб запису чи його комбінація.

Внутрішня кеш - пам'ять МП i486 має ємність 8 Кбайт та організована у вигляді 4-канальної асоціативної пам'яті. Це означає, що дані з якогось рядка ОЗУ можуть зберігатися в будь-якому з 4 рядків кеш-пам'яті.

КП складається з наступних блоків (рис. 4.3):

  • блоку даних,
  • блоку тегів,
  • блоку достовірності та LRU.

Блок даних містить 8 Кбайт даних та команд. Він розділений на 4 масиви (напрями), кожен із яких складається з 128 рядків. Рядок

лекція

Ублоці достовірностіі LRU міститься за одним 7-розрядним значенням для кожного з 128 множин рядків КП: 4 біти достовірності ( V ) по одному на кожен рядок множини і 3 біти ( B0 . B2 ), що керують механізмом LRU . Біти достовірності показують, чи містить рядок достовірні (V = 1) або недостовірні (V = 0) дані. При програмному очищенні КП та апаратному скиданні процесора всі біти достовірності скидаються в 0.

Режим роботи кеш-пам'яті визначається програмно встановленням розрядів CD (заборона кешування) і NW (заборона наскрізного запису) в регістрі CR0 . Кешування можна дозволити (це стан після ініціалізації при скиданні), можна заборонити за наявності достовірних рядків (у цьому режимі КП діє як швидке внутрішнє ОЗП) або, нарешті, кешування може бути повністю заборонено.