Додавання вмісту пар регістрів
При ri+1=111- HL (HL) + (SP) 7 0
При виконанні цієї команди вміст пари регістрів HL складається з вмістом пар ВС, DE або вмістом вказівника стека (SP). У коді команд наводиться код молодшого регістру пари (С чи Е). В результаті виконання операції встановлюється у відповідний стан тільки тригер перенесення, який набуває значення відповідно до перенесення зі старшого біта старшого регістра. Команда виконується за три цикли (10 тактів).
FC1) DAD D
Логічні операції над (А) та (r)
а) Логічна операція "І"
Ця операція, як і решта логічних операцій, є побітовою. Можна вважати, що для обробки бітів кожного розряду використовується одна двовходова логічна схема, на один вхід якої подається значення біта акумулятора, а на інший - значення відповідного біта слова, розташованого в пам'яті (М) або одному з регістрів (A, B, C, D, E, H, L). У мікропроцесорі передбачено вісім таких двовходових схем - по одній кожному розряду мікропроцесора. Після виконання операції результат запишеться в акумулятор, а старий вміст акумулятора загубиться. В результаті виконання операції логічного множення всі тригери регістру ознак крім тригера перенесення (Тс) встановляться відповідно до отриманого результату; тригер переносу встановиться в стан "0". Тригер напівперенесення (Тн) набуває значення розряду А3 результату. На виконання операції витрачається один цикл (4 такти). Якщо ri = М, число циклів дорівнює 2 (7 тактів)
ANA C
б) "Виключає АБО"
Ця операція, як і попередня, є побітовою; на її виконання використовуються самі регістри. Після виконання команди результат записується в акумулятор намісце першого операнда. Тригери ознак, крім тригерів переносу та напівперенесення, встановлюються відповідно до результату. Тригери Тс і Тн набувають значення "0". Операція виконується за 1/2 циклу (4/7)тактів.