Напівпровідниковий пристрій пам’яті - патент Україна 2128371 - Гіу-Хонг Кім (KR)
Малюнки до патенту Україна 2128371
Даний винахід відноситься до напівпровідникового запам'ятовуючого пристрою для передзаряду малого ланцюга, і більш конкретно, до синхронного напівпровідникового пристрою для автоматичного передзаряду рядкового ланцюга.
Синхронний напівпровідниковий пристрій, що був розроблений для високошвидкісної роботи, виконує всі операції, необхідні при вибірці даних, відповідно до системних тактових імпульсів (або синхроімпульсів) постійного періоду, поданими ззовні. Використовуючи регістр установки режиму, такий синхронний напівпровідниковий пристрій встановлює різні режими роботи для визначення затримки і довжини пакета. У напівпровідниковому пристрої, при виконанні операції зчитування або запису одного рядка, збуджений рядковий ланцюг повинен бути заряджений для виконання операції зчитування або запису іншого рядка. Як показано на фіг. 1, у звичайному напівпровідниковому пристрої, що запам'ятовує, рядковий ланцюг заряджається тільки, коли зовні прикладена команда передзаряду після того, як збуджена один рядок. У синхронному напівпровідниковому пристрої, що працює відповідно до системних тактових імпульсів і виконує операцію зчитування/запису згідно з певною інформацією про довжину пакета і затримку, у випадку, коли операція передзаряду виконується у відповідь на додаткову ззовні команду передзаряду, як описано вище, є незручність в тому, що відповідний для передзаряду малого ланцюга момент часу повинен бути жорстко заданий, і важко виконати ефективну (тобто зі зменшеним споживанням енергії) операцію передзаряду.
Тому метою цього винаходу є виконаннясинхронного напівпровідникового пристрою, що здатне внутрішньо і автоматично заряджати рядковий ланцюг.
Інша мета цього винаходу полягає у виконанні синхронного напівпровідникового запам'ятовуючого пристрою з надійним передзарядом малого ланцюга.
Між першим вузлом 40 детектування і напругою підкладки включений тракт сток-витік NМОП-транзистора 46 з затвором, підключеним до виходу вентиля 1-І, який приймає сигнал UCCH детектування рівня напруги живлення і перший сигнал передзаряду, вироблений генератором 800 сигналу передзаряду по фіг. 2. Точно так само між другим вузлом 43 детектування і напругою Uss підкладки включений тракт сток-виток NМОП-транзистора 48 з затвором, підключеним до виходу вентиля 2 І-НЕ, який приймає сигнал UCCH виявлення рівня напруги живлення та другий сигнал передзаряду, вироблений генератором 800 сигналу передзаряду на фіг. 2. Сигнали на першому і другому вузлах 40 і 43 детектування виробляються відповідно як перший і другий головні тактові імпульси R1 і R2 рядки через фіксатори 45 і 47 та інвертори 49 і 50. Головні тактові імпульси R1 і R2 рядки подано на керуючі схеми рядку, тобто. до схем, які керують групою блоків пам'яті та збуджують у них числові шини.
Фіг. 4 є докладною принциповою схемою, що показує генератор 600 сигналу даних про пакет і затримку на фіг. 2. Сигнал COS1 виявлення довжини пакети, вироблений детектором кінця 400 пакета на фіг. 2, передається на фіксатор 73 через вентиль 63 передачі КМОП-типу, фіксатор 65 та вентиль 67 передачі. Електрод n-типу провідності вентиля 63 передачі та електрод p-типу провідності вентиля 67 передачі керуються системними тактовими імпульсами CLK, які проінвертованіна інверторі 61. Електрод p-типу провідності вентиля 63 передачі та електрод n-типу провідності вентиля 67 передачі керуються системними тактовими імпульсами CLK, які проходять через інвертори 61 і 69. Тракт витік-стік PМОП-транзистора 7cc включений між напругою , а до його затвора додається сигнал UCCH виявлення рівня напруги живлення. Сигнал COS1 виявлення довжини пакета виводиться як сигнал COSA даних про пакет і затримку через вентиль 64 передачі, і вихідний сигнал фіксатора 73 також виводиться як сигнал COSA даних про пакет і затримку через вентиль 68 передачі. Вентилі 64 і 68 передачі управляються вихідним сигналом вентиля 62 І-НЕ, який приймає сигнал CLm даних про затримку , сигнал довжини пакета і сигнал WR даних про збудження . Електрод n-типу провідності вентиля 64 передачі та електрод p-типу провідності вентиля 68 передачі підключені безпосередньо до виходу вентиля 62 І-НЕ, а електрод p-типу провідності вентиля 64 передачі та електрод n-типу провідності вентиля 68 передачі керуються вихідним сигналом вентиля 62 І-НЕ, який пропускається через інвертор 66. Сигнал COSA даних про пакет і затримку, вироблений через вентилі 64 і 68 передачі, передається на детектор 700 даних про пакет і затримку фіг. 2.
На фіг. 3 показані перший і другий сигнали передзаряду, що виробляються відповідно в логічному високому та низькому станах з фіг. 6, прикладаються відповідно до вентилів 1 і 2 І-НЕ. Відповідно, сигнал низького логічного стану прикладається до затвора NМОП-транзистора 46, включеного між вузлом 40 детектування і напругою Uss підкладки, а сигнал логічного високого стану до затвора NМОП-транзистора 48, включеного між вузлом 43 детектування і напругою Ussпідкладки. В результаті головний тактовий імпульс рядка R2, який підтримувався в логічному високому стан, змінюється в логічний низький стан включенням зниженого NМОП-транзистора 48, як показано на фіг. 6. Т. е., коли головний тактовий імпульс R2 рядка, який був збуджений для збудження другої групи блоків пам'яті (наприклад, збудження для зчитування операції), виводиться з збудження, друга група блоків пам'яті автоматично виконує операцію передзаряду. Операція попереднього заряду другої групи блоків пам'яті (не показана) виконується добре відомим чином, і тому не буде описана у кращому виконанні цього винаходу. В аналогу команда заряду повинна бути прикладена насильно ззовні, щоб зарядити будь-яку групу блоків пам'яті після того, як виконана операція зчитування одного циклу.
В операції заряду для циклу запису, який починається в момент часу t4, оскільки сигнал WR даних про збудження приймає логічний високий стан на фіг. 4, тоді як сигнал збудження запису збуджується в логічний низький стан в момент часу t5, сигнал COSA даних про пакет і затримку виробляється після затримки на один такт системних тактових імпульсів від сигналу COS1 виявлення довжини пакета, як показано на фіг. 7. Т. е. коли такт 14 системних тактових імпульсів CLK змінюється в логічний низький стан, сигнал COS1 виявлення довжини пакета проходить через вентиль 63 передачі, щоб бути запам'ятованим у фіксаторі 65 (у цей час вентиль 67 передачі вимкнений), а коли такт 15 системних тактових імпульсів CLK змінюється в логічний високий стан, сигнал запам'ятований у фіксаторі 65, проходить через вентиль 67 передачі, фіксатор 73 і вентиль 68 передачі (тут і далі позначені як "тракт 602 затримки") іпотім видається як сигнал COSA даних про пакет та затримку, який затриманий на один такт від сигналу COS1 виявлення довжини пакета. Інші кроки такі ж, як і в разі раніше описаного циклу зчитування, і операція автоматичного заряду для другої групи блоків пам'яті виконується, коли головний тактовий імпульс R2, який збуджує другу групу блоків пам'яті в момент часу t6, виводиться з збудження в логічний низький стан за допомогою другого сигналу передзаряду низького логічного стану.
Наведений вище опис цього винаходу використовує схемну конструкції, як показано на фіг. 7 для відображення даних, необхідних при генеруванні сигналу автоматичного передзаряду, однак сигнал автоматичного передзаряду згідно з цим винаходу може вироблятися і іншою схемною конструкцією.