Створення принципової схеми проектованого пристрою у схемотехнічному редакторі

створення

Викликаємо майстер створення нового джерела (New Source Wizard), щоб створити нову схему (Schematic) або інший опис (VHDL Module, MEM File, IP Core . ) Необхідне для подальшої роботи. Для виклику даного майстра потрібно мишкою стати наВікно Вихідних модулів (Sources for:) Навігатора проекту. Натиснути на праву кнопку миші і у вікні діалогу вибрати - New Sources. -> Schematic -> File Name -> Вводиться ім'я модуля, що створюється :

створення

Натискаємо на кнопку «Next», після чого з'являється підсумкове вікно, де натискаємо кнопку«Finish»:

схеми

Надалі автоматично відкриваєтьсяВікно Схемотехнічного Редактора (FPGA Editor) принципових схем, що входить до складу Навігатора Проекту (Project Navigator):

схеми

При цьому, у вікні Навігатора проекту (Project Navigator) в області Вікна Вихідних модулів (Sources for:) з'явиться створений файл з розширенням *.SCH, який додаватиметься і поповнюватиметься різними файлами та модулями у міру їх створення надалі.

Якщо двічі клацнути лівою кнопкою мишки за назвою створеного файлу з розширенням *.sch, то автоматично знову відкриєтьсяВікно Схемотехнічного Редакторапринципових схем проекту. Тут і створюється принципова схема проекту для ПЛІС. Розібратися з ним не складно і на сьогоднішній день цей спосіб створення принципової схеми проекту є одним із основних та простих для розробників.

Інші способи для опису схем - за допомогою мов програмування VHDL або Verilog, також доступні і можуть використовуватися на розсуд самих розробників.

Розглянемо один з варіантів створення принципової схеми пристрою, що розробляється за допомогою -Схемотехнічного Редакторадля створення принципових схем ПЛІС. За основу візьмемо проект – USB 1.1 (mode Full-speed, 12 Мбіт/с), для якого потрібно створити та реалізувати протокол обміну між персональним комп'ютером та зовнішнім пристроєм. Зовнішній пристрій може бути чим завгодно, але зараз він вимагає просто отримати команду з персонального комп'ютера за інтерфейсом USB 1.1. Не складна поки що завдання, але в новачків і любителів, іноді викликає проблеми у плані реалізації цього завдання на ПЛИС. Звичайно, можна взяти процесор з вбудованим вузлом USB, або готовий закінчений кристал USB і завдання вирішене, але при подальшому розвитку проекту вимоги можуть зростати і ускладнюватися. Для простоти та поняття створення схем для ПЛІС обмежимося поки що цим завданням.

З цього опису слід виділити такі моменти, які потрібно враховувати при проектуванні схем ПЛІС типу CPLD:

  • мікросхеми ПЛІС типу CPLD серії XC9500 мають окремо виділені керуючі глобальні входи тактового сигналів (GCK), глобальний вхід скидання/установки (GSR) та глобальний вхід керування третім станом (GTS);
  • для розроблюваних систем, де використовується змішане харчування, потрібно правильно подавати напруги на мікросхеми ПЛІС типу CPLD серії XC9500, щоб забезпечити узгодження всіх рівнів сигналів, як показано нижче:

створення

Визначивши для початку з вище сказаного, які глобальні входи та рівні сигналів на входах ПЛІС будуть задіяні, можна приступати до створення схеми ПЛІС.

Для створення нового символу або блоку вибираємо пункт менюTools->Symbol Wizard, далі дотримуйтесь інструкційМайстра створення символу (Symbol Wizard). Коли символ буде створено, відредаговано та розміщено на схемі проекту вСхемотехнічний Редактор, можна розмістити у всередині створеного символу будь-яку потрібну схему, при цьому назви ланцюгів усередині символу повинні збігатися з назвами висновків символу, що знаходяться в зовнішній частині символу.

Створюючи один одним символи певного модуля для принципової схеми проекту, створюється загальна схема ПЛИС. На різних етапах проектування найкраще налагоджувати частинами різні модулі проекту відразу для перевірки, виявлення помилок і правильності роботи конкретного модуля. А коли буде створено цілком принципову схему, перевірку при необхідності для всього проекту можна зробити пізніше.

Тому почнемо зCхеми тактування ПЛІС, головною складовою будь-якої цифрової схеми. Як було сказано раніше, ПЛІС типу CPLD серії XC9500 мають окремо виділені глобальні керуючі входи тактового сигналів (GCK). Через ці входи (GCK1-GCK3) попри всі тригера всередині ПЛІС типу CPLD можуть надходити тактові сигнали. Оскільки мікросхема контролера USB FT245BM фірми FTDI тактується власним кварцом 6 МГц, було б логічно та економніше завести його на один із глобальних входів тактового сигналу ПЛІС (GCK). Далі вхідну частоту 6 МГц усередині самої ПЛІС за допомогою двійкового лічильника отримаємо частоти 3 МГц та 1,5МГц, які виведемо на виходи ПЛІС. Тепер спробуємо реалізувати це у Схемотехнічному Редакторі.

Для введення бібліотечних елементів уСхемотехнічному Редакторівикористовується наступна панель:

створення

Вводимо у вікніSymbol Name Filter, ім'я глобального входу тактового сигналу -BUFG. В елементі виборуSymbols– автоматично з'явиться бібліотечний символ – bufg. Вибираємо цей символ (bufg) за допомогою мишки натисканням на ліву кнопку та переміщуємо символ на робоче полеСхемотехнічного Редактора. Натискаємо ще раз на ліву кнопку миші та вибраний символ внесений до проекту:

схеми

Щоб скасувати введення наступного такого ж символу або вибору іншої функції, можна натиснути на клавіатурі клавішу – Esc або вибрати на панелі інструментів символ із зображенням стрілочки виконуючу функцію –Select:

Ця основна панель інструментів призначена для вибору різних інструментів, за допомогою яких створюється принципова схема для ПЛІС, призначення кожного з яких розглянемо пізніше. Для збільшення або зменшення зображення використовується інша панель інструментів:

Можна використовувати функціональні клавіші на самій клавіатурі, F7 – для зменшення або F8 – для збільшення зображення.