Трійковий тригер

Троїчний тригер(ternary trigger,ternary latch,ternary flip-flop) - електронне, механічне, пневматичне, гідравлічне, оптичне або інше пристрій, що має три стійкі стани, можливість перемикання з будь-якого одного з трьох стійких станів в будь-який з двох інших стійких станів і можливість визначення, в якому з трьох стійких станів знаходиться цей пристрій. Наприклад, трійка клітинка пам'яті, з можливістю запису і читання (записаних) трійних кодів (чисел) в ній.

трійковий

Граф трійкових тригерів у фізичних трійкових системах 3B BCT ("трипровідний") і 2B BCT ("двопровідний") - трикутник з двосторонніми переходами від будь-якої вершини до будь-якої іншої вершини. Граф ж троїчних тригерів у фізичній троїчній системі 3L LCT ("однопровідний") не має прямих переходів з -1 до +1 і з +1 до -1, а ці переходи відбуваються через проходження через "0" на 1/3 тривалості фронту перемикання, що призводить до помилкових спрацьовувань у наступних логічних елементах у більш ніж однокаскадних схемах. В однокаскадних схемах з індикаторами, через інерційність зору, миготіння через ці переходи не видно.

Реверсивний лічильник на 3 та реверсивний регістр зсуву на 3 також є троїчними тригерами.

Троїчні тригери можуть бути побудовані [1]: 1. на дворівневих логічних елементах у трирівневій трибітній системі трійних логічних елементів (3Bit BinaryCodedTernary, 3B BCT, «трьохпровідний»), 2. на дворівневих логічних елементах у дворівневій двобітній системі трійкових логічних елементів (2Bit BinaryCodedTernary, 2B BCT, «двопровідний») та 3. не дуже хорошої якості на трирівневих логічних елементах у трирівневій системі трійних логічнихелементів (3-Level LevelCodedTernary, 3L LCT, «однопровідний»).

Зміст

У 1956—1958 роках Микола Петрович Брусенцов із групою однодумців (Механіко-математичний факультет МДУ) побудував першу серійну електронну трійкову ЕОМ із позиційною симетричною трійковою системою числення Сетунь.

У 1970 р. Брусенцов із МДУ побудував електронну трійкову ЕОМ Сетунь-70.

Відомий радянський комп'ютерний спеціаліст професор Д. А. Поспєлов писав: «Бар'єри, які стоять на шляху докладання троїчної симетричної системи числення в комп'ютерах, є перешкодами технічного порядку. Досі не розроблені економічні та ефективні елементи із трьома стійкими станами. Як тільки такі елементи будуть розроблені, більша частина комп'ютерів універсального типу і багато спеціальних комп'ютерів, ймовірно, будуть розроблені таким чином, щоб вони функціонували в троїчній симетричній системі числення».

Відомий американський учений Дональд Кнут висловлював думку, що «заміна двійкового тригера („flip-flop“) на трійковий тригер („flip-flap-flop“) одного прекрасного дня обов'язково відбудеться». [2] ("Flip-flop" означає двоступінчастість, "flip-flap-flop" - триступінчастість, Кнут ж думав, що "flip-flop" означає двійковість (двозначність), а "flip-flap-flop" - трійковість (тризначність) )).

Елементи та вузли троїчних ЕОМ

Підключення щодо простої логіки на входітрибітного трійкового тригерадозволяє створити трибітний трійковий D-тригер з трьома D-входами (трійковий D-тригер) [3] . Також можливі трибітні троїчні аналоги двійкових T-тригерів, трійкові регістри даних, трійкові напівсуматори, трійкові повні суматори, трійкові арифметико логічні пристрої (АЛУ), трійкові процесори,троїчна статична оперативна пам'ять (SRAM), трійкові мікроконтролери, трійкові комп'ютери, трійкові мікроЕОМ.

Швидкодія

За один такт один розряд у трійкових системах передає один трійний розряд (трит), що має три стани, один розряд у двійкових системах передає один біт, що має два стани, тобто один трійний розряд передає 3/2=1,5 (півтора) разів більше чисел (кодів), ніж один двійковий розряд.

При використанні трибітних і двобітних тригерів число перемикань тригерів, в середньому, таке ж, як і в трирівневих тригерах, але на виході трибітних і двобітних тригерів частота перемикань в окремих лініях B2, B1 і B0 на 1/3 менше, ніж у трьох.

При використанні в трибітній і двобітній системах звичайних двійкових тригерів частота перемикання в лініях B2, B1 і B0 на 1/3 менше, ніж у трирівневому тригері, тобто застосування в троїчних трибітній і двобітній системах звичайних двійкових тригерів і троїх дозволяє застосовувати логічні елементи на 1/3 менш високочастотні, ніж у трирівневій однопровідній трійковій системі.

Апаратні витрати

У більшості випадків при побудові логічних схем на трійкових тригерах апаратні витрати збільшуються приблизно в 2 рази в порівнянні зі звичайними двійковими тригерами і тільки в дуже рідкісних випадках, при вирішенні завдань, що мають трійність (Завдання «Світлофор» [4] ), вдається трохи зменшити апарат .

Надійність

Так як дворівневі трибітні трійкові тригери можуть працювати і в трибітному і в двобітному режимах, то, у разі обриву однієї з трьох вихідних ліній (провідників), можна перейти на двобітний режим, що підвищує надійність пристроїв на цихтригерів.

У трибітному режимі, при обриві одного з трьох вихідних провідників, за рівнями на двох провідниках, що залишилися, можливе повне апаратне або програмне відновлення трибітного коду.

Система зворотних зв'язків у всіх тригерів однакова. Вихід кожного із трьох елементів з'єднується з входами двох інших елементів. У тригерах на трьох елементах 3ИЛИ-НЕ і трьох елементів 3И-НЕ три вхідних сигналу подаються на три входу трьох елементів і «землю». Тригери на трьох елементах 3І-НЕ і на трьох елементах 3І-НЕ перемикаються подачею сигналу перемикання на два з трьох входів. У тригерах на елементах 4І-НЕ (SN7420, К155ЛА1 [5] , 164ЛА8, К176ЛА8, CD4012, 564ЛА8, К561ЛА8, CD4012A, К555ЛА1) і 4ІЛІ-НЕ (164ЛЕ6, К566 002A, КР1561ЛЕ6, CD4002B [ 6] ) 6 входів, що залишилися, об'єднуються в три пари, кожна з трьох пар підключена до двох елементів. Три вхідні сигнали подаються на три об'єднані пари та «землю». Тригери на трьох елементах 4І-НЕ і трьох елементів 4ИЛИ-НЕ перемикаються подачею сигналу перемикання однією з трьох пар. На виході тригерів три вихідні шини і «земля» (загальна), подібно до трифазної електричної мережі.

Трирозрядний однопоодинокий трійковий тригери на трьох елементах 2ІЛІ-НЕ і трирозрядний однонульовий трійковий тригер на трьох елементах 2І-НЕ доцільно використовувати в комірках трійкової статичної надоперативної пам'яті (трійкової SRAM).

Так як при "закріпленні" рівня зберігання на третьому вході монтажної "1" або монтажним "0" ці тригери працюють як звичайний двійковий асинхронний RS-тригер, ці тригери в трійковій цифровій електроніці є трійними аналогами двійкового асинхронного RS-тригера.

У троїчному аналогу RS-тригера три входи: S0 (Set0) - установка в 0 (аналогR-входу), S1 (Set1) - установка в 1 (аналог S-входу), S2 (Set2) - установка в 2 (без аналога) і "земля", і три виходи: Q0 - вихід інвертора 0 (аналог Q) , Q1 вихід інвертора 1 (аналог інверсного Q) і Q2 вихід інвертора 2 (без аналога) та «земля».

Дворівневі троїчні тригери

Дворівневі трійкові тригери будуються на дворівневих елементах, а трійковість роботи досягається за допомогою системи зворотних зв'язків. Дворівневі трійкові тригери можуть бути двобітними (двопровідна дворівнева трійкова система) і трибітними (трьохпровідна дворівнева трійкова система).

Дворівневі двопровідні і трипровідні троїчні системи більш перешкодостійкі, ніж трирівнева однопровідна трійкова система, так як трирівнева однопровідна система працює до відносної ЕРС сигналу перешкоди до Uп/4=0,25 (до 25 % від Uп), а дворівнева до відносної ЕРС сигналу перешкоди до Uп/2=0,5*Uп (до 50% від Uп).

Дворівневі 2-розрядні

Одну з багатьох можливих трійкових двобітних двопровідних систем кодування («-»=, «0»=or, «+»=) запропонував Carl W. Nelson, Jr. 1969 р. [7] . Двобітові дворівневі трійкові тригери працюють в трійковій двобітній двопровідній системі кодування , , і мають трибітний або двобітний вхід і двобітний вихід.

Як двобітний троїчний тригер можна використовувати дворівневі трибітні троїчні тригери в двобітному режимі (з відключеним виходом TQB2).

Двохрівневі трибітні

Трибітні дворівневі (трьохфазні [8] ) трійкові тригери мають однозначний трибітний вхід і однозначний трибітний вихід. Дворівневість дозволяє будувати однозначні трибітні трійкові тригери на звичайних дворівневих елементах.логік (РТЛ, ДТЛ, ТТЛ, ЕСЛ, МОП, КМОП та ін.).

Відомі наступні однозначні трибітні трійкові тригери:

  • Однонульовий трибітнийтрійковий тригер на трьох логічних елементах 2І-НЕ (функція f2,1,0710).

  • Однопоодинокий трибітнийтрійковий тригер на трьох логічних елементах 3АБО-НЕ (функція f3,1,110) (тригер з сайту А. П. Стахова) [10] (К155ЛЕ4, SN7427).

  • Однонульовий трибітнийтрійковий тригер на трьох логічних елементах 3І-НЕ (функція f3,1,12710) (К155ЛА4, SN7410).

  • Троїчний трибітнийоднопоодинокий тригер на трьох логічних елементах 4АБО-НЕ А.Турецьки [11] , який у патенті Larry K. Baxter, Lexington, Mass. Assignee: Shintron Company, Inc., Cambridge, Mass.US Patent 3,764,919 Oct. 9, 1973 Зроблено: Dec. 22, 1972 Fig.2 вже згадується як широко відомий.

  • Однонульовий трибітнийтрійковий тригер на трьох логічних елементах 4І-НЕ (застосований у тристабільному осередку пам'яті Takashi Nanya, Tokyo, Japan Assignee: Nippon Electronic Company 11, 1973 Fig. 2. Блок 1) (К155ЛА1, SN7420), подібний тригер з трохи ускладненою схемою управління застосований в регістрі зсуву описаному в патенті "SU374663 Asynchronous shift register", В. П. Морін і В. П. Морін. .

  • Трьохбітнийтрійковий тригер на трьох логічних елементах 2І-2І-2АБО-НЕ (патент SU661606 Memory cell for buffer register. .Піщанський, Л. Я. Розенблюм, Н. А. Стародубцев і Б. С. Цирлін).
  • Трьохбітнийтрійковий тригер на трьох логічних елементах 2І-4ІЛІ-НЕ (АС СРСР 599332 25.12.76 Трійковийтригер. Н. Г. Коробков, І. М. Корнет, П. Н. Дмитрієв, Л. В. Коробкова, В. І. Гордієнко та В. Д. Близнюк. Харківський авіаційний інститут) [12]

Трирівневі трійкові тригери

Трійкові тригери на трирівневих елементах. У трирівневих елементах трьом станам відповідають три рівні напруги - негативний, нуль, позитивний (низький, середній, високий). У роботі [13] на рис.9 наведена схема «троїчного статичного тригера» на двох трирівневих інверторах. Цей тригер має три стани (-1,+1), (+1,-1) і (0,0), але не має обертання, а хитається як гойдалка або ваги.

Схеми трійкових трирівневих тригерів наведені також в [14] і [15] .

Змішані троїчні тригери

На сайті [16] наводиться проект змішаного трійкового аналога двійкового тактованого D-тригера з послідовним тактованим трирівневим D-входом і з паралельним дворівневим (трифазним) виходом, що складається з 11 блоків, від 3 до 5 транзисторів у кожному блоці 33 транзистори на один трійковий трирівневий D-тригер.

У «Приймач троїчного коду» [17] наводиться схема та опис приймача послідовних трирівневих трійних розрядів у «трійковому полярному коді» і перетворення їх у паралельні двійкові дворозрядні трійкові розряди, який є трійковим тригером з однолінійним триком репетуванням.