Лекції - Стор 6

U пом + = U вих 0 .макс – U вх 0 .макс

Для струмів в першу чергу вказується струм споживання I піт, який потрібен і для визначення споживаної елементом потужності, що розраховується як добуток напруги живлення елемента на струм, що споживається.

Наступні чотири значення струмів серед найважливіших статичних параметрів - вхідні і вихідні струми в обох логічних станах: I вх 0 I вх 1 I вих 0 I вих 1 . При високому рівні вихідної напруги витік витікає, а ланцюги навантаження струм поглинають (рисунок 1.14 а).

Рисунок 1.14 – Напрямок вихідних та вхідних струмів при високому рівні вихідної напруги (а) та низькому рівні – (б)

При низькому рівні вихідної напруги струм навантаження втікає у цей елемент, та якщо з вхідних цепейтоки витікають (рисунок 1.14, б ). Отже, вхідні та вихідні струми у різних логічних станах протікають у різних напрямках. Знаючи струми I вих 1. Макс і I вих 0. Макс, що характеризують можливості сигналу, і струми I вх 1. Макс і I вх 0. Макс, споживані можна кон-

тролювати дотримання обмежень навантаження, обов'язкове для всіх елементів схеми цифрового пристрою.

Крім того, до статичних параметрів належать:

- Коефіцієнт розгалуження по виходу До разів характеризує здатність навантаження логічного елемента і визначає число входів однотипних елементів, яке може бути підключене до виходу даного елемента. Чим вище здатність навантаження елементів, тим менша кількість елементів може знадобитися при побудові цифрового пристрою. З малюнка 1.14 випливає, що коефіцієнт розгалуження по виходу K разів може бути визначений за формулою:

K разів = I вих / I вх.

За формулою (1.34) можнавизначити допустиме значення вихідного струму I вих за відсутності довідкових даних;

- Коефіцієнт об'єднання по входу До про визначає кількість входів логі-

чеського елемента, призначених для подання логічних аргументів. Елементи з великим коефіцієнтом об'єднання входу мають ширші функціональні можливості;

Найважливішим динамічним параметром є швидкодія логічних елементів. Воно оцінюється затримкою поширення сигналу від входу до виходу логічного елемента при включенні t 1,0 зд.р та виключенні t 0,1 зд.р (логічний елемент увімкнений, якщо на його виході рівень лог. 0 і навпаки). Тимчасові діаграми перемикання логічного елемента, що інвертує, показані на малюнку 1.15.

0,5

Рисунок 1.15 – Тимчасові діаграми вхідної та вихідної напруги при перемиканні інвертуючого логічного елемента

Час затримки вимірюється на виході стосовно входу на рівнях 0,5 від значень напруг, що встановилися (рисунок 1.15).

Часто використовується середня затримка поширення сигналу:

= 0,5((t 0,1 зд.р + t 1,0 зд.р ) , [нс].Чим менше цей параметр, тим вище швидкодія логічного елемента. Цей параметр використовується при розрахунку затримки поширення сигналів у складних логічних схемах .

На швидкодію цифрових пристроїв впливають також ємності навантаження та паразитні монтажні ємності, на перезаряд яких потрібні витрати часу. У довідкових даних наводяться вхідні та вихідні ємності логічних елементів, що дозволяє підрахувати ємності навантаження у вузлах схеми. Гранично допустима ємність вказує кордон, коли він гарантується працездатність логічного елемента.

Потужності, що споживаються логічними елементами, ділять настатичні та динамічні. Статична потужність споживається елементом, який не

перемикається, це середня споживана потужність, що визначається за формулою:

P піт. ср 0,5(P 0 P 1 ), [мВт],

де P 0 - Потужність споживана від джерела живлення при низькому рівні вихідної напруги, а P 1 - при високому рівні.

При перемиканні споживається додатково динамічна потужність, яка пропорційна частоті перемикання. Таким чином, повна по-

потужність залежить від частоти перемикання

елемент. Отже, швидкодія логічного елемента і повна споживана потужність взаємопов'язані: зі збільшенням швидкодії зростає споживана потужність.

Енергія перемикання E логічного елемента з одного логічного со-

стояння в інше визначається за формулою:

E = P піт ∙ t зд.р.ср, [пДж]

Цей параметр використовується для порівняння різних типів логічних елементів. Найкраще той логічний елемент, у якого цей параметр менший.

1.3.4 Базовий елемент схемотехніки ТТЛ

1.3.5 Базовий елемент схемотехніки КМОП

Основою базового елемента схемотехніки КМОП є інвертор на уніполярних транзисторах з індукованими каналами p-і (на комплементарних схемах інвертора (рисунок 1.18) складається з двох зустрічно включених VT1 з каналом VT2 з каналом їх затворів об'єднані і. . У цьому їх переходи завжди замкнені.

Якщо на вхід інвертора подано напругу низького рівня U 0 то транзистор VT2 замкнений, а VT1 відкритий, тобто в ньому утворюється канал. Оскільки вхідний опір наступного каскаду дуже велике, то напруга на виході інвертора U вих = U 1 U п .

Малюнок 1.18 – Схема інвертора на

При високому рівні вхідної напруги U вх = U 1 ≈ U п канал утворюється в транзисторі VT2 і він відкритий, а транзистор VT1 закритий та вихідна напруга

Переваги інвертора на

− висока стійкість до перешкод в обох логічних станах (U пом ≈ 0,5U п ), так як вхідна напруга, при якому відбувається перемикання приблизно дорівнює 0,5U п ;

− у статичному стані в одному з транзисторів відсутній канал для протікання струму. Крім того, як правило, такі схеми працюють на подібні до себе схеми, тому струм навантаження буде практично близький до нуля. Отже, у статичному стані споживана потужність Р пот.ср ≈ 0.

Для побудови двовходового логічного елемента потрібно два розглянуті інвертори (рисунок 1.19).

Рисунок 1.19 – Сміху логічного елемента

Логічний елемент складається з двох паралельно включених МОПтранзисторів з каналом і двох послідовно включених МОПтранзисторів з каналомТаким чином, вхідний сигнал управляє паройс каналами різної провідності, при цьому завжди один із транзисторів буде відкритий, а інший закритий.

При надходженні на обидва входи напруг високого рівня U 1 у транзисторах VT3 і VT4 утворюється канал, а парних транзисторах VT1 і VT2 каналу не буде. В результаті через канали, що утворилися, на вихід ЛЕ передається низький рівень загальної шини, тобто U вих = U 0 ≈ 0.

При надходженні хоча б на один із входів напруги низького рівня U 0 на виході з'явиться напруга високого рівня, що передається від джерела живлення через канал транзистора VT1 або VT2, тобто U вих = U 1 ≈ U п .

Подібним чином працює схема логічного елемента, представлена намалюнку 1.20.

n VT4

Рисунок 1.20 – Схема логічного елемента

Логічний елемент складається з двох послідовно включених МОПтранзисторів з каналом (VT2 і VT3) і двох паралельно включених з каналом (VT1 і VT4).

При надходженні хоча б на один із входів напруги високого рівня U 1 в одному з паралельно включених транзисторів (VT1 або VT4) утворюється канал, а в парному йому транзисторі (VT2 або VT3) каналу не буде. Тоді на вихід ЛЕ через канал, що утворився, передається низький рівень загальної ши-

ни, т. е. U вих = U 0 ≈ 0.

При подачі на обидва входи напруги низького рівня U 0 утворюються канали в транзисторах VT2 і VT3 і вихід передається напруги джерела пита-

ня U П , тобто U вих = U 1 ≈ U П .

1.3.6 Типи вихідних каскадів цифрових елементів

Цифрові елементи (логічні, запам'ятовують, буферні) можуть мати виходи наступних типів:

- З відкритим колектором (стоком);

- З відкритим емітером (витоком).

Наявність чотирьох типів виходів пояснюється різними умовами роботи елементів у логічних ланцюгах, системах тощо. буд. Вихід із відкритим емітером (початком) характерний елементів ЭСЛ (еміт-логіка), які застосовувалися реалізації цифрових пристроїв надвисокого швидкодії. Їхнім основним недоліком є велика енергія перемикання, тому в даний час елементи ЕСЛ застосовуються рідко. Виходячи з вищесказаного, розглянемо докладніше перші три типи виходів.

Логічний вихід формує два рівні вихідної напруги: низький рівень U 0 відповідний лог. 0 і високий рівень U 1 відповідний лог. 1. Вихідний опір логічного виходу прагнуть зробити малим збільшення вихідних струмів з метою збільшення швидкості перезарядуємнісних навантажень, тобто для отримання високої швидкодії елемента. Такий тип виходу мають більшість логічних елементів, що використовуються у КЦУ.

Схеми логічних виходів елементів схемотехніки ТТЛ і КМОП подібні до двотактних каскадів підсилювачів: в них обидва фронти вихідної напруги формуються за участю активних транзисторів, що працюють протифазно, що забезпечує малі вихідні опори при будь-якому напрямку перемикання виходу (рисунок 1.21).

У схемі малюнку 1.21, а використані транзистори Шотки. За рахунок цього зменшується енергія перемикання.

Перша особливість логічних виходів полягає в тому, що їх не можна з'єднувати паралельно з двох причин. Це створює логічну не-

визначеність, тому що в точці з'єднання виходу, що формує балку. 1, і виходу, що формує балку. 0, не буде стандартного рівня. при поєднанні виходів, що у різних логічних станах, виникає їх «протиборство» . Внаслідок малих вихідних опорів виникає зрівняльний струм великої величини, що може вивести з ладу елементи вихідних кіл.