(ai bi pi). В результаті функція перенесення виявляється такою:
si = pi + 1 (ai bi pi) ai bi pi.
Отримане вираз можна перетворити на вигляд:
si = ai pi+1 bi pi+1 pi pi+1 aibi pi.
Функціональна схема однорозрядного суматора, побудована з використанням отриманих виразів, запропонована малюнку 2.18.
ai & bi Pi+1 Pi+& Pi & ai ai & bi & Si Pi & ai & bi Pi Рис. 2.18. – Схема однорозрядного суматора Багаторозрядний суматор на основі повних одноразрядних суматорів будується за схемою, запропонованою на малюнку 2.19.
CR p0 sSM S aA молодші b0 B розряди CR CR sSM S aA b1 B CR Мал. 2.19. – Схема збільшення розрядності суматора У серіях мікросхем, виконаних за технологією ТТЛ та КМДП, є чотирирозрядні суматори, для яких справедливе умовне позначення, запропоноване на малюнку 2.20. В елементах ТТЛ цьому позначенню відповідає мікросхема К555ІМ3.
вхід переносу CR SM IMA0 0 SA1 1 SA A2 2 SA3 3 Старший розряд Bстарший Bрозряд B BCR перенесення Bстарший розряд Мал. 2.20. – Умовне позначення чотирирозрядного суматора 2.8.Арифметико-логічний пристрій Арифметико-логічний пристрій є комбінаційною схемою, яка здатна виконувати ряд арифметичних і порозрядних логічних операцій над багаторозрядними вхідними числами. В арифметико-логічному пристрої існують інформаційні входи для чисел А та В, вхід визначення режиму роботи (М) та входи селекції операцій (S3, S2, S1, S0). Вхід М визначає, яка виконуватиметься операція: арифметична чи логічна. Входи селекції визначають різновид операцій у заданому класі. Символом функції арифметико-логічного устрою на схемах є поєднання букв: ALU.
Контрольні питання 1. Які вузли називають комбінаційними 2. Назвіть основні комбінаційні вузли, що розглядалися у цьому розділі.
3. Який стандартний вузол має при входах n до 2n виходів і опишіть його функціонування.
4. Які різновиди входів можуть бути у комбінаційних вузлів і як їх призначення 5. Що таке мультиплексор і як він функціонує 6. Що таке шифратор і як його можна використовувати для організації клавіатури 7. Навіщо потрібен вихід «груповий перенесення» в шифраторі 8. Що таке демультиплексор і яким чином його можна реалізувати на дешифраторі 9. Які входи та виходи є у мікросхеми компаратора цифрових сигналів 10. Поясніть принцип побудови складного дешифратора на основі множини простих дешифраторів.
11. Поясніть принцип побудови складного мультиплексора на основі багатьох простих мультиплексорів.
12. Як позначаються інформаційні входи у дешифратора та входи селекції у мультиплексора 13. Навіщо потрібен вхід «Enable» у дешифратора та мультиплексора і як ці вузли будуть працювати при пасивному сигналі на цьому вході 14. Які схеми з'єднання світлодіодів уіндикаторах ви знаєте, як відрізняються способи керування ними 15. Навіщо використовують послідовно зі світлодіодами резистори 3. Тригери 3.1. Загальні відомості Тригер – електронна схема із двома стійкими станами. Схему тригера на електронних лампах було запропоновано 1918 року українським вченим М.А.Бонч-Бруєвичем. Один стан тригера приймається за нульовий, інший стан приймається за одиничний. Зазвичай тригер будується з урахуванням двох інверторів, вихід однієї з яких вважається прямим виходом тригера, а вихід іншого інвертора вважається інверсним. Стан прямого виходу визначає стан тригера. Символом тригера на схемах є буква T. Найпростіша схема тригера на інверторах та умовне позначення тригера на електричних схемах запропоновано малюнку 3.1.
прямий інверсний вихід Q вихід DD1 DDпрямий T інверсний Рис. 3.1. – Найпростіший тригер та його умовне позначення Можна помітити, що дана схема справді здатна зберігати два стани. Якщо на виході першого інвертора DD1 спостерігається нульовий рівень, це призводить до появи на виході другого інвертора DD2 рівня логічної одиниці завдяки інверторної здатності інвертора. Одиниця з виходу другого інвертора, надходячи на вхід першого інвертора, підтримує з його виході нульовий рівень. У такому стані схема може перебувати як завгодно довго, якщо подається харчування на інвертори. При включенні живлення симетрична схема, в якій параметри інверторів однакові, однаково прийме нульовий або одиничний вихідний стан.
Оскільки схема не містить входів, можливо управління станом тригера по виходах. Припустимо, що тригер знаходиться в одиничному стані, тобто на виході інвертора DD1 є рівень одиниці. Для змінистану тригера на нульове достатньо замкнути прямий вихід на загальний провід електронним ключем або дротяною перемичкою. У результаті виході DD1 утворюється нульовий рівень завдяки дії перемички, хоча сам елемент намагається сформувати рівень одиниці. Тобто утворюється коротке замикання виході елемента DD1. Утворений нульовий рівень інвертується елементом DD2. Це призводить до появи на виході DD2 через час затримки елемента (кілька наносекунд) рівня логічної одиниці. Реагуючи цей рівень, інвертор DD1 через час затримки сформує прямому виході тригера, тобто у своєму виході рівень логічного нуля. Стан короткого замикання, з якого розпочинався процес перемикання тригера, закінчиться. Тригер перейшов у інший стан під час затримки сигналу у двох інверторах.
Короткочасне коротке замикання на виході DD1 не призведе до катастрофи, процес перемикання тригера завершено, перемичку можна знімати, тригер у новому стані.
Перевести тригер у протилежний стан можна і подачею рівня одиниці відповідний вихід. Процес перемикання схеми буде аналогічний розглянутому випадку. Зауважимо, що час дії зовнішнього сигналу для стійкого перемикання тригера в протилежний стан має бути не меншою за суму часу затримки сигналу в інверторах, що утворюють тригер.
Поведінка тригера описується матрицею чи таблицею переходів.
Розрізняють повну та скорочену таблицю переходів. У повній таблиці переходів визначається наступний стан тригера Q(t+1) залежно від станів вхідних інформаційних сигналів та попереднього стану тригера:
Скорочена таблиця переходів не бере до уваги попередній стан тригера, оскільки поведінка тригераповністю визначається станом вхідних сигналів. У тригера розрізняють інформаційні входи та входи синхронізації, що позначаються символом C (від слова Clock). За кожним входом визначають поняття активного сигналу. Активним сигналом може бути рівень (нуль або одиниця) або фронт сигналу (наростаючий або спадаючий). Активний сигнал визначає поведінку тригера наступного часу.
Якщо тригер немає входів синхронізації, його називають асинхронним.
В цьому випадку його поведінка однозначно визначається в момент приходу активного сигналу інформаційного входу. Залежно від умовного позначення входу тригер змінюватиме свій стан або під дією рівня вхідного сигналу або під дією фронту цього сигналу. Сказане пояснюється малюнком 3.2.
На цьому малюнку символом S позначено інформаційний вхід тригера. Природно, кожному умовному позначенню тригера буде відповідати і схемна реалізація тригера, тобто внутрішня структура, схема тригера. Інформаційні входи мають буквені ідентифікатори, які відповідають їхньому призначенню.
Якщо тригер має хоча один вхід синхронізації, він вважається синхронним. Такий тригер має інформаційні входи, прийом інформації за якими відбувається в момент активного синхросигналу. Незалежно від цих входів тригер може мати інші інформаційні входи, які асинхронно або синхронно визначають поведінку тригера.
S S тригер змінює стан при S = S тригер змінює S стан при S = тригер змінює стан при S S переході S з нуля S S або в одиницю тригер змінює стан при SS S або S переході S з одиниці в нуль Рис. 3.2. – Приклади умовних позначень входу та умови зміни стану тригера Залежно від того, якийсигнал є активним по входу синхронізації, розрізняють потенційні тригери (зі статичним управлінням) або керовані за рівнем і тригери з динамічним управлінням або спрацьовують по фронту. Умовні позначення входів синхронізації залежно від того, яка частина синхросигналу є активною, запропоновані на малюнку 3.3.
C=C=C C 0 1 0 1 0 активним є активним є рівень одиниці рівень нуля Потенційне управління CC 1 активний спадаючий фронт активний наростаючий фронт синхросигналу синхросигналу Динамічне управління Мал. 3.3. – Умовні позначення входів синхронізації тригерів У деяких тригерах під дією певної комбінації інформаційних сигналів на прямому та інверсному виходах спостерігаються однакові стани сигналів. І тут порушується логіка роботи тригера. Такий стан тригера називається забороненим та відповідна комбінація вхідних сигналів заборонена. При побудові часових діаграм, якщо поведінка тригера аналізується за умовним позначенням, заборонений стан тригера можна не зображати або виділяти будь-яким способом. Якщо схема тригера представлена на логічних елементах, то часові діаграми можуть бути побудовані для вихідних сигналів всіх логічних елементів і заборонений стан тригера може бути виявлено в цьому випадку збігом протягом тривалого часу станів сигналів на прямому і інверсному виходах.
3.2. Асинхронний RS-тригер Асинхронний RS-тригер є базовим при створенні складніших тригерів. У найпростішому випадку асинхронний RS-тригер має два входи: S (Set) - вхід установки тригера в одиничний стан, R (Reset) - вхід установки тригера в нульовий стан. Активний сигнал входу S в момент появи змушує тригер перейти в одиничнестан. Активний сигнал входу R в момент появи змушує тригер перейти в нульовий стан. Розглянемо деякі можливі варіанти реалізації асинхронного RS-тригера на логічних елементах, що відповідають схемним рішенням умовні позначення тригерів та особливості функціонування асинхронних RS-тригерів. Насправді знаходять широке застосування тригери на елементах І-НЕ і елементах АБО-НЕ, які розглянемо докладніше.
3.2.1. Асинхронний RS-тригер на елементах І-НЕ У найпростішому випадку такий тригер будується на двох елементах 2І-НЕ.
Принципова схема тригера представлена малюнку 3.4.
|