Гарвардська архітектура – це
Гарвардська архітектура- архітектура ЕОМ, відмітними ознаками якої є: 1. Сховище інструкцій та сховище даних є різними фізичними пристроями. 2. Канал інструкцій та канал даних також фізично розділені.
Архітектура була розроблена Говардом Ейкеном наприкінці 1930-х років у Гарвардському університеті.
Зміст
У 30-х роках уряд США доручив Гарвардському та Прінстонському університетам розробити архітектуру ЕОМ для військово-морської артилерії. І наприкінці 1930-х років у Гарвардському університеті Говардом Ейкеном було розроблено архітектуру, яка називається на ім'я цього університету. Проте, перемогла розробка Прінстонського університету (відоміша як архітектура фон Неймана, названа так на ім'я розробника, який першим надав звіт про архітектуру), оскільки вона була простішою в реалізації. Гарвардська архітектура використовувалася радянським ученим А. І. Кітовим у ВЦ-1 МО СРСР [1] .
Класична гарвардська архітектура
Типові операції (складання та множення) вимагають від будь-якого обчислювального пристрою кількох дій:
Ідея, реалізована Ейкеном, полягала у фізичному поділі ліній передачі команд та даних. У першому комп'ютері Ейкена "Марк I" для зберігання інструкцій використовувалася перфорована стрічка, а для роботи з даними електромеханічні регістри. Це дозволяло одночасно пересилати та обробляти команди та дані, завдяки чому значно підвищувалася загальна швидкодія комп'ютера.
На відміну від архітектури фон Неймана
Модифікована гарвардська архітектура
Такий підхід застосовується у сучасних сигнальних процесорах. Ще далі шляхом зменшення вартості пішли при створенніоднокристальних ЕОМ - мікроконтролерів. Вони одна шина команд і даних застосовується і всередині кристала.
Розділення шин у модифікованій Гарвардській структурі здійснюється за допомогою окремих керуючих сигналів: читання, запису або вибору області пам'яті.
Розширена гарвардська архітектура
Часто потрібно вибрати три складові: два операнди та інструкцію (в алгоритмах цифрової обробки сигналів це найбільш поширене завдання в БПФ та КІХ, БІХ фільтрах). І тому існує кеш-пам'ять. У ній може зберігатися інструкція - отже, обидві шини залишаються вільними і з'являється можливість передати два операнди одночасно. Використання кеш-пам'яті разом із розділеними шинами отримало назву Super Harvard Architecture (SHARC) — розширена Гарвардська архітектура.
Прикладом можуть бути процесори «Analog Devices»: ADSP-21xx — модифікована Гарвардська Архітектура, ADSP-21xxx(SHARC) — розширена Гарвардська Архітектура.
Гібридні модифікації з архітектурою фон Неймана
Існують гібридні архітектури, що поєднують переваги як Гарвардської, так і фон Неймановської архітектури. Сучасні CISC-процесори мають роздільну кеш-пам'ять 1-го рівня для інструкцій і даних, що дозволяє їм за один робочий такт отримувати одночасно і команду, і дані для її виконання. Тобто процесорне ядро формально є гарвардським, але програмне воно фон Неймановське, що спрощує написання програм. Зазвичай у даних процесорах одна шина використовується і передачі команд, і передачі даних, що спрощує конструкцію системи. Сучасні варіанти таких процесорів можуть іноді містити вбудовані контролери відразу кількох різнотипних шин для роботи з різними типами пам'яті - наприклад, DDR RAMFlash. Тим не менш, і в цьому випадку шини, як правило, використовуються і для передачі команд, і для передачі даних без поділу, що робить дані процесори ще більш близькими до фон Нейманівської архітектури при збереженні плюсів Гарвардської архітектури.
Використання
Першим комп'ютером, в якому була використана ідея гарвардської архітектури, був Марк I. Гарвардська архітектура використовується в ПЛК та мікроконтролерах, таких як Microchip PIC, Atmel AVR, Intel 4004, Intel 8051.