Схемотехніка017 - Стор 15
Мал. 5.31. Структура інтегральної схеми К555ІМ3
Суматор з паралельними міжгруповими переносами будується за структурою, подібною до структури суматора з паралельним переносом, в якому роль однорозрядних суматорів грають групи.
Паралельне перенесення між групами в поєднанні з паралельним переносом усередині групи дає найшвидші суматори в діапазоні розрядності від 24 до 64. Затримка таких паралельно-паралельних суматорів не залежить від розрядності і становить затримок елемента базису, що використовується. За швидкодію доводиться сплачувати й апаратурні витрати таких суматорів помітно перевищують витрати суматорів коїться з іншими типами переносів. Мікросхеми суматорів можна об'єднати у суматор групової структури за допомогою спеціальних блоків прискореного перенесення, розглянутих далі у 5.5.
Ідея побудови суматора з умовним перенесенням така. При побудові суматора з розрядами n його ділять на дві рівні групи з розрядностями m = n /2. Старшу групу дублюють, так що в схему входять три суматори з розрядністю m. Схема суматора з умовним перенесенням наведено на рис. 5.32. На одному підсумовується молодші групи розрядів А МЛ і В МЛ , на другому – старша група розрядів операндів за умови СТвх =1, на третьому – старша група розрядів операндів за умови СТвх =0. Після отримання результату в молодшому суматорі стає відомим фізичне значення перенесення старший суматор, і з двох заготовлених заздалегідь результатів вибирається той, який потрібен в даному випадку. Ланцюг послідовного перенесення тут як би коротшає вдвічі, так як обидві половини суматора працюють паралельно в часі. Структура суматорів з умовним перенесенням відома давно, згодом вийшла із широкого
застосування, але зараз знову використовується в НВІС програмованої логіки FLEX 8000 фірми Altera Corp.
Мал. 5.32. Схема суматора з умовним перенесенням
У низці серій мікросхем суматори відсутні. Причиною є наявність пристрою, для якого режим підсумовування є один з можливих режимів.
5.5. пристрої та блоки прискореного перенесення
Пристрої АЛУ (на англ. ALU, аритмічний логічний unit) виконують над словами ряд дій. Основою АЛУ служить суматор, схема якого доповнена логікою, що розширює функціональні можливості АЛУ та забезпечує його перебудову з однієї операції на іншу.
АЛУ (рис. 5.33) має входи операндів А і В, входи вибору операцій S, вхід перенесення c i і вхід М (від англ. слова mode – режим), сиг-
нал якого задає тип виконуваних операцій: логічні (М = 1) або (М = 0). Результат операції виробляється на виходах F , виходи G і H дають функції генерації та прозорості, які використовуються для організації паралельних переносів при нарощуванні розмірності АЛП. Сигнал c 0 - вихідне перенесення, а вихід А = В є ви-
хід порівняння на рівність із відкритим колектором.
Мал. 5.33. Умовне позначення АЛУ
Перелік виконуваних АЛУ операцій для позитивної логіки наведено в табл.5.5. Під позначеннями 1 і 0 у стовпцях «Логічні функції» та функції» слід розуміти набори 1111 та 0000, вхідний перенесення надходить до молодшого розряду слова, тобто. дорівнює 000 c i. Логічні операції порозрядні, тобто. логічна операція * над словами А і В позначає, що a i * b i за відсутності взаємо-
впливу розрядів. p align="justify"> При арифметичних операціях враховуються міжрозрядні переноси.
S 3 S 2 S 1 S 0
Шістнадцять логічних операцій дозволяютьвідтворювати всі функції двох змінних. В операціях зустрічаються і логічні та арифметичні операції одночасно. Запис типу A B A B слід розуміти так: спочатку виконується операція інвертування ( B ), далі – операція логічного додавання ( A B ), після неї – операція логічного множення ( A B ), а потім отримані вказаним чином два чотирирозрядні числа складаються арифметично.
Для виконання операцій над словами більшої розрядності, ніж розрядність АЛУ, що серійно випускаються (вони, як правило, чотирирозрядні), останні з'єднуються один з одним з організацією послідовних або паралельних переносів. Схема з'єднання АЛУ з організацією послідовних переносів наведено на рис. 5.34.
Для побудови багаторозрядних АЛУ з організацією паралельних переносів потрібні спеціальні мікросхеми: блоки прискореного перенесення (CRU, Carry Unit). Блок прискореного перенесення отримує від окремих АЛУ функції генерації та прозорості, а також вхідний перенесення та виробляє сигнали перенесення за формулами, наведеними раніше. Крім того, CRU виробляє і функції генерації та прозорості для всієї групи АЛУ, що їм обслуговуються, що при необхідності дозволяє організувати паралельне перенесення на наступному рівні (між кількома групами з чотирьох АЛУ). На рис. 5.35 наведена схема шістнадцятирозрядного АЛУ з використанням блоку прискореного перенесення (лінії введення операндів, вибору функцій, що виконуються, не показані).
Мал. 5.34. Схема дванадцятирозрядного з послідовним перенесенням АЛУ, побудованого на розрядних АЛУ
Мал. 5.35. Схема шістнадцятирозрядного АЛУ з організацією паралельних переносів
На АЛУ можна також реалізувати схеми вироблення сигналів порівняння багаторозрядних слів: А = В, АВ, АВ.
5.6. Матричні помножувачі
Мікросхеми розмножувальних пристроїв з'явилися в роках, коли досягнутий рівень інтеграції дозволив розмістити на одному кристалі досить багато логічних елементів.
Структура матричних помножувачів виходить із математичних виразів, що описують операцію множення. Нехай є два
цілих двійкових числа без знаків:
ремноження здійснимо «стовпчиком».
Припустивши m = n = 4 отримаємо
a 3 b 0 a 2 b 0
a 3 b 3 a 2 b 3
Твір виражається числом P m n P m Члени ві-
та a i b j , де виробляються паралельно в часі кон'юнкторами. Їх додавання в стовпцях, яке можна виконувати різними способами, становить основну операцію для помножувача і визначає майже весь час перемноження.
Матричні перемножувачі можуть бути просто розмножувальними блоками (МБ) або блоками (МСБ), останні забезпечують зручність нарощування розмірності помножувача.
МСБ реалізують операцію P = A m x B n + C m + D n, тобто. додають до твору два доданки: одне розрядності m , що збігається з розрядністю множного, інше розрядності n , що збігається з розрядністю множника. 5.36. У схемі використано повні суматори. Для побудови МСБ чисел рівної розрядності потрібно n2 кон'юнкторів і n2 однорозрядних суматорів.
Мал. 5.36. Схема блоку для чотирирозрядних співмножників
У розглянутій схемі максимальна тривалість множення дорівнює сумі затримок сигналів в кон'юнкторах для вироблення a i b j і в найдовшому ланцюжку сигналу в матриці однорозрядних суматорівТаким чином, t ÑÑ
Схемабагатоелементного блоку відрізняється від схема МСБ тим, що у ній відсутні суматори правої діагоналі, т.к. при C m =0 та D n =0 вони не потрібні.
5.6.2. Побудова помножувачів більшої розмірності
Побудова помножувачів більшої розмірності з помножувачів меншої розмірності на основі МБ вимагає запровадження додаткових схем, які називаються «деревами Уоллеса», які є в деяких зарубіжних серіях.
У разі використання МСБ додаткові схеми не потрібні.
5.6.3. Матричні помножувачі у серіях ІС
Розробці матричних помножувачів приділяють увагу багато ІС. У вітчизняних серіях МІС/СІС є
помножувачі малої розмірності (2х2, 4х4, 4х2 та ін.). У серіях БІС розмірності помножувачів значно більші. У серії 1802, наприклад, є помножувачі 8х8, 12х12, 16х16 (ВР3, ВР4 та ВР5 відповідно). Зарубіжні виробники (BIT, Hitachi та ін.) розробили помножувачі розмірності 16х16 та більше з часом множення 3…5 нс.
5.7 Перетворювачі кодів
Як відомо, операція віднімання у обчислювальних пристроях замінюється операцією додавання з негативним числом, представленим в інверсних кодах: зворотному та додатковому.
5.7.1. Перетворювач прямого коду на зворотний
Для зчитування зворотного коду з регістру використовується вираз-
Мал. 5.37. Функціональна схема перетворювача прямого коду в зворотний
Зауважимо, якщо на входи такої схеми подати зворотний код, то отримаємо прямий.
5.7.2. Перетворювач прямого коду на додатковий
Таким чином, додатковий код можна отримати за допомогою суматора. Але швидший та економічний шлях – побудова логічної схеми:
,
тобто. необхідно проінвертувати всі розряди до останнього,рівного одиниці, який не інвертується:
Таким чином, для отримання розряду додаткового коду потрібно скласти за модулем 2 код цього розряду з диз'юнкцією всіх попередніх розрядів, логічно помноженої на знак числа. Знаковий розряд числа, що перетворюється, використовується як керуючий.
Мал. 5.38. Функціональна схема перетворювача прямого коду на додатковий
Можна використовувати варіант, позначений у схемі штрихами, але він дає додаткову затримку у схемі рахунок каскадів логічних елементів АБО.
5.8. Схеми контролю
5.8.1. Призначення та види контролю
Складність пристроїв обробки інформації (УОІ) визначає важливість операцій контролю правильності їхнього функціонування. У ряді випадків контроль життєво важливий (авіаційні прилади, керування потужними енергетичними установками, моніторинг пацієнтів у клініках тощо). Несправне функціонування може призвести до великих фінансових втрат. Відомий факт, коли помилково зчитаного з пам'яті коду було втрачено космічний апарат, що стоїть мільярди рублів (5 млрд.).
Причинами порушення нормальної роботи УОІ можуть бути відмови (порушення нормальної роботи виникнення несправностей, що мають постійний характер) та збої (порушення нормальної роботи прояви несприятливих факторів, зокрема перешкод, які надалі можуть і не проявитися).
Незалежно від цього, прийнято говорити про помилки функціонування, оскільки для контролю та виправлення помилок в УОІ несуттєвим є конкретний характер помилок.
Цілі контролю функціонування УОІ можуть бути різними. Можна ставити завдання запобігання помилкам у роботі УОІ. Для
цього використовуються такі заходи, як стабілізація умов довкілля, застосування високоякісних джерелживлення, застосування високонадійних елементів, у тому числі і перехід на ІВ більшого ступеня інтеграції, які мають більш високу надійність, ніж така сама за функціональними можливостями схема, але виготовлена з МІС та СІС. Але навіть за всіх цих заходів навряд чи можна повністю позбутися відмов і збоїв.
Тому при проектуванні ставиться завдання оперативного виявлення помилок або виявлення та виправлення помилок у процесі роботи УОІ. З цієї точки зору всі пристрої та процеси в УОІ можна розділити на 2 класи:
пристрої та процеси, у яких інформація лише передається у часі та просторі, кількість нулів та одиниць та їх положення у слові не змінюється (зберігання інформації у всіх видах запам'ятовуючих пристроїв, передача даних по шинах тощо);