53. Декадний лічильник
Для створення лічильників, у яких в двійкові лічильники вводять додаткові логічні зв'язки (прямі і зворотні). Таким чином, наприклад, отримують широко поширені десяткові (декадні) лічильники, що мають десять комбінацій вихідних сигналів.
Здійснимо синтез декадного лічильника, який здійснює підрахунок імпульсів у коді 8421. Для реалізації цього лічильника потрібно не менше тригерів, оскільки при цьому станів лічильника будуть позаштатними. На підставі таблиці станів отримуємо карти Карно для функцій переходів та функцій порушення J і K входів тригерів (рис. 3.24 та рис. 3.25).
Мал. 3.24. Карти Карно для функцій переходів
Мал. 3.25. Карти Карно для функцій входів JK-тригерів
Після мінімізації функції входів мають вигляд
, ,,,
, ,,. (3.34)
Логічна схема синтезованого декадного лічильника в коді 8421 наведено на рис. 3.26.
Мал. 3.26. Логічна схема декадного лічильника
Мал. 6.1. Загальна структура мікросхем пам'яті із довільною вибіркою
Запис або зчитування інформації у вибраному ЕП здійснюється за допомогою формувачів сигналів запису-зчитування (ФЗЗ), кожен з яких підключається до РШ одного зі стовпців накопичувача. Вихідні сигнали дешифратора ДШ, надходять АШ на ФЗС, дозволяючи роботу одного з них в режимі запису або зчитування. У режимі запису вибраних ФЗС формує на підключений до нього РШ сигнал, що встановлює ЕП, розташований у рядку, на яку подано сигнал вибірки з виходу ДШX, стан 0 або 1 в залежності від потенціалу, що надходить на вхід даних (Data Input). У режимі зчитування відповідний ФЗС приймає сигнал, що надходить на РШ від обраного ЕП. Цей сигнал, що вказує стан ЕП (0або 1), посилюється ФЗС і передається на вихід даних (Data Output) через буферний каскад (БК), як якого зазвичай використовуються каскади з відкритим колектором або з трьома станами.
Схема керування (СУ) визначає режим роботи схеми ОЗП. За сигналом дозволяються чи забороняються операції запису чи читання. Сигнал дозволяє вибрати необхідну мікросхему пам'яті ЗУ, що складається з ряду мікросхем. Подача сигналу на вхід за наявності сигналу вибору мікросхеми дозволяє вибрати режим запису, якщо, або зчитування, якщо. Примікросхема перебуває у режимі зберігання, тобто. стан ЕП не змінюється за будь-яких сигналах на входах,,. Вихід знаходиться у відключеному стані. У деяких типах мікросхем пам'яті є кілька входів: …. При цьому вибір мікросхеми проводиться у разі виконання певної логічної функції, наприклад.
Для зменшення числа висновків зазвичай використовуються комбіновані (двонаправлені) висновки, які під час запису працюють як входи, а при зчитуванні – як виходи. При цьому часто вводиться додатковий вхід роздільної здатності (Output Enable). При сигналі вихід знаходиться у відключеному стані, а проводиться видача зчитуваної інформації.
Статичні ОЗУ. Основою статичного ОЗП є накопичувач або матриця пам'яті, що складається з окремих запам'ятовуючих (бістабільних) осередків. Зазвичай як ці осередки використовуються різні типи тригерів. Двійкова інформація, записана в таку комірку, може зберігатися в цьому комірці доти, доки її не замінять іншою або не буде знято напругу живлення.
Статичні ЗУ в 4-5 разів дорожчі за динамічні і приблизно в стільки ж разів менші за максимально досяжною інформаційною ємністю. Їх гідністю є висока швидкодія, а типовою сферою використання – схемикеш-пам'яті, буфери FIFO, LIFO, пам'ять даних невеликої ємності для мікроконтролерів, швидкодіючих комунікаційних пристроїв тощо.
Динамічні ОЗП. У динамічних ЗУ дані зберігаються у вигляді зарядів ємностей МОП-структур та основою ЕП є просто конденсатор невеликої ємності. Заряджений стан конденсатора вважається станом логічної одиниці, розряджений станом логічного нуля. Такий ЕП значно простіший за тригерний, що містить 4 або 6 транзисторів, що дозволяє розмістити на кристалі набагато більше ЕП (приблизно в 4–5 разів) і забезпечує динамічним ЗУ максимальну ємність. У той же час через струм витоку конденсатор з часом розряджається, і зберігання даних вимагає їх періодичної регенерації (через кожні кілька мілісекунд).
Динамічні ЗУ характеризуються найбільшою інформаційною ємністю, малим енергоспоживанням та невисокою вартістю, тому саме вони використовуються як основна пам'ять ЕОМ.
Пристрій типового осередку пам'яті динамічного ОЗУ наведено на рис. 6.2. Зберігання інформації відбувається у ємності (затвор-витік) польового транзистора, а транзистор виконує роль ключа вибірки. Режим зберігання забезпечується періодичною регенерацією заряду ємкості з частотою близько сотні герц. У процесі регенерації зменшення заряду на ємності компенсується регенератором підсилювачем. Динамічні ОЗУ мають малу споживану потужність (50…500 мВт), оскільки зберігання інформації майже споживається енергія, і це структури працюють у імпульсному (ключовому) режимі.
Мал. 6.2. Елемент пам'яті динамічного ОЗП
На рис. 6.3. наведено приклади умовних графічних позначень мікросхем ОЗП.
Мал. 6.3. Умовні позначення мікросхем ОЗП