SPARC (Scalable Processor ARChitecture)

Персональні інструменти

SPARCДизайнерБітиПредставленоВерсіяДизайнТипКодуванняРозгалуженняПорядок байтівРозмір сторінкиРозширенняВідкритоРеєстриЗагальне призначенняFPU (Floating Point Unit)
Sun Microsystems (acquired by Oracle Corporation)
64-bit (32 → 64)
1987 (shipments)
V9 (1993) / OSA2015
RISC
Register-Register
Fixed
Condition code
Bi (Big → Bi)
8 KiB (4 KiB → 8 KiB)
VIS 1.0, 2.0, 3.0 4.0
Yes, and royalty free.
31 (G0 = 0; non-global registers use register windows)
32 (usable as 32 single-precision, 32 double-precision, або 16 quad-precision)

SPARC(ScalableProcessorARChitecture - масштабована процесорна архітектура) - це 32- і 64-бітна мікропроцесорна архітектура від компанії Sun Microsystems, яка базується на скороченому наборі команд (RISC). Стандарт SPARC зареєстрований у IEEE за номером 1754-1994.

Зміст

processor

Основні властивості архітектури SPARC

Основні властивості архітектури SPARC розглянемо з прикладу мікропроцесора МЦСТ R500:

scalable

теговані команди – команди тегованого складання/віднімання розглядають два молодших розряди своїх операндів як теги;

  • команди міжпроцесорної синхронізації – одна команда виконує безперервну операцію «читання та наступного запису», інша – безперервний «обмін вмісту регістру та пам'яті».

Розглянемо структуру ядра мікропроцесора МЦСТ R500.

Буфер команд (IB).Даний модуль призначений для видачі запитів на отримання команд у пристрій керування пам'яттю, прийому, проміжного зберігання та видачі команд у пристрій керування. Одним із основних компонентів буфера команд є кеш-пам'ять команд першого рівня.

Кеш команд першого рівня (I$). Кеш-пам'ять – високошвидкісна пам'ять невеликого об'єму з низькою затримкою доступу, призначена для прискорення звернення до блоків основної оперативної пам'яті, що часто використовуються. Місткість кешу I $ складає 16 Кбайт. У кеш команд входить три блоки пам'яті: пам'ять даних, пам'ять тегів та пам'ять механізму старіння. Механізм старіння визначає, які блоки у пам'яті даних можуть бути заміщені. Кеш I $ вбудований в ядро ​​і знаходиться на тому ж кристалі.

sparc

Пристрій управління (CU)призначений для вирішення наступних завдань:

  1. дешифрування вступників із кешу командI$інструкцій;
  2. формування пусків та блокування пристроїв;
  3. організація читання операндів з цілочисленногоIRFта речовогоFRFреєстрових файлів для відповідних арифметико-логічних пристроїв (АЛУ) та запису результатів у відповідні реєстрові файли;
  4. управління байпасами [1] влаштування цілих команд.

Реєстровий файл- модуль мікропроцесора, що реалізує його регістри у вигляді масиву осередків, що запам'ятовують. У ядрі процесора R500 знаходяться 2 регістрових файли: для цілісних даних та для речових даних.

Реєстровий файл цілих даних (IRF).УIRFзберігаються дані цілісного типу для проведення з нимиоперацій. Регістровий файл містить 136 регістрів по 32 біти (8 вікон по 16 регістрів та 1 вікно з 8 глобальних регістрів).

Реєстровий файл речових даних (FRF).У цьому модулі зберігаються дані речового типу. Регістровий файлFRFмістить 32 регістри 32-розрядних даних. При цьому модуль може трактуватися в програмах як набір з 32 регістрів одинарного формату (розрядність 32 біта) або як 16 регістрів подвійного формату (розрядність 64 біта) або як змішаний набір регістрів першого і другого виду.

Арифметико-логічний пристрій речових команд (FPU)призначений для виконання команд з операціями над речовими числами, а також команд множення та поділу цілих чисел.

Пристрій керування пам'яттю (MMU)виконує такі функції: